Ang semiconductor packaging miuswag gikan sa tradisyonal nga 1D PCB designs ngadto sa cutting-edge 3D hybrid bonding sa wafer level. Kini nga pag-uswag nagtugot sa interconnect spacing sa single-digit micron range, nga adunay bandwidth nga hangtod sa 1000 GB/s, samtang gipadayon ang taas nga energy efficiency. Sa kinauyokan sa mga advanced semiconductor packaging technologies mao ang 2.5D packaging (diin ang mga components gibutang nga magkatapad sa usa ka intermediary layer) ug 3D packaging (nga naglambigit sa vertically stacking active chips). Kini nga mga teknolohiya importante alang sa kaugmaon sa mga HPC system.
Ang 2.5D packaging technology naglambigit sa lain-laing mga intermediary layer materials, ang matag usa adunay kaugalingong bentaha ug disbentaha. Ang Silicon (Si) intermediary layers, lakip na ang fully passive silicon wafers ug localized silicon bridges, nailhan sa paghatag sa pinakamaayong wiring capabilities, nga naghimo niini nga sulundon alang sa high-performance computing. Bisan pa, kini mahal sa mga termino sa materyales ug paggama ug nag-atubang sa mga limitasyon sa packaging area. Aron makunhuran kini nga mga isyu, ang paggamit sa localized silicon bridges nagkadaghan, nga estratehikong naggamit sa silicon diin ang maayong functionality importante samtang gitubag ang mga limitasyon sa area.
Ang mga organikong intermediary layer, nga naggamit og fan-out molded plastics, mas barato nga alternatibo sa silicon. Kini adunay mas ubos nga dielectric constant, nga nagpamenos sa RC delay sa pakete. Bisan pa niini nga mga bentaha, ang mga organikong intermediary layer naglisod sa pagkab-ot sa parehas nga lebel sa interconnect feature reduction sama sa silicon-based packaging, nga naglimite sa ilang paggamit sa mga high-performance computing applications.
Ang mga glass intermediary layer nakakuha og dakong interes, labi na human sa bag-o nga paglusad sa Intel sa glass-based test vehicle packaging. Ang bildo nagtanyag og daghang mga bentaha, sama sa adjustable coefficient of thermal expansion (CTE), taas nga dimensional stability, hamis ug patag nga mga nawong, ug ang abilidad sa pagsuporta sa panel manufacturing, nga naghimo niini nga usa ka maayong kandidato alang sa mga intermediary layer nga adunay mga wiring capabilities nga ikatandi sa silicon. Bisan pa, gawas sa mga teknikal nga hagit, ang pangunang disbentaha sa mga glass intermediary layer mao ang dili pa hamtong nga ecosystem ug ang kasamtangang kakulang sa dako nga kapasidad sa produksiyon. Samtang ang ecosystem mohamtong ug mouswag ang mga kapabilidad sa produksiyon, ang mga teknolohiya nga nakabase sa bildo sa semiconductor packaging mahimong makakita og dugang nga pagtubo ug pagsagop.
Sa teknolohiya sa 3D packaging, ang Cu-Cu bump-less hybrid bonding nahimong usa ka nanguna nga inobatibong teknolohiya. Kini nga abante nga teknik nakab-ot ang permanente nga mga interkoneksyon pinaagi sa paghiusa sa mga dielectric nga materyales (sama sa SiO2) uban sa mga embedded metal (Cu). Ang Cu-Cu hybrid bonding makab-ot ang mga gilay-on nga ubos sa 10 microns, kasagaran sa single-digit micron range, nga nagrepresentar sa usa ka dakong kalamboan kon itandi sa tradisyonal nga micro-bump technology, nga adunay mga gilay-on nga bump nga mga 40-50 microns. Ang mga bentaha sa hybrid bonding naglakip sa dugang nga I/O, gipauswag nga bandwidth, gipauswag nga 3D vertical stacking, mas maayo nga power efficiency, ug pagkunhod sa parasitic effects ug thermal resistance tungod sa kawalay bottom filling. Bisan pa, kini nga teknolohiya komplikado nga himoon ug adunay mas taas nga gasto.
Ang mga teknolohiya sa 2.5D ug 3D packaging naglangkob sa lain-laing mga teknik sa packaging. Sa 2.5D packaging, depende sa gipili nga mga materyales sa intermediary layer, mahimo kini nga ikategorya sa silicon-based, organic-based, ug glass-based intermediary layers, sama sa gipakita sa hulagway sa ibabaw. Sa 3D packaging, ang pag-uswag sa micro-bump technology nagtumong sa pagpakunhod sa mga dimensyon sa spacing, apan karon, pinaagi sa pagsagop sa hybrid bonding technology (usa ka direktang Cu-Cu connection method), makab-ot ang single-digit spacing dimensions, nga nagtimaan sa dakong pag-uswag sa natad.
**Mga Pangunang Teknolohikal nga Uso nga Angay Bantayan:**
1. **Mas Dakong mga Lugar sa Intermediary Layer:** Ang IDTechEx kaniadto nagtagna nga tungod sa kalisud sa mga silicon intermediary layer nga molapas sa 3x nga limitasyon sa gidak-on sa reticle, ang 2.5D silicon bridge solutions sa dili madugay mopuli sa mga silicon intermediary layer isip pangunang kapilian alang sa pagputos sa mga HPC chips. Ang TSMC usa ka mayor nga supplier sa 2.5D silicon intermediary layers para sa NVIDIA ug uban pang nanguna nga mga HPC developer sama sa Google ug Amazon, ug ang kompanya bag-o lang nagpahibalo sa mass production sa unang henerasyon nga CoWoS_L niini nga adunay 3.5x nga gidak-on sa reticle. Gilauman sa IDTechEx nga magpadayon kini nga uso, uban ang dugang nga mga pag-uswag nga gihisgutan sa report niini nga naglangkob sa mga dagkong magdudula.
2. **Pagputos sa Lebel sa Panel:** Ang pagputos sa lebel sa panel nahimong usa ka hinungdanon nga pokus, sama sa gipasiugda sa 2024 Taiwan International Semiconductor Exhibition. Kini nga pamaagi sa pagputos nagtugot sa paggamit sa mas dagkong mga intermediary layer ug makatabang sa pagpakunhod sa mga gasto pinaagi sa paghimo og daghang mga pakete sa parehas nga oras. Bisan pa sa potensyal niini, ang mga hagit sama sa pagdumala sa warpage kinahanglan gihapon nga sulbaron. Ang nagkadako nga pagkaila niini nagpakita sa nagkadako nga panginahanglan alang sa mas dagko ug mas barato nga mga intermediary layer.
3. **Mga Layer nga Tigpataliwala sa Bildo:** Ang bildo mitumaw isip usa ka lig-on nga kandidato nga materyal alang sa pagkab-ot sa pino nga mga kable, nga ikatandi sa silicon, nga adunay dugang nga mga bentaha sama sa mapasibo nga CTE ug mas taas nga kasaligan. Ang mga lut-od nga tigpataliwala sa bildo nahiuyon usab sa panel-level nga packaging, nga nagtanyag sa potensyal alang sa taas nga densidad nga mga kable sa mas madumala nga mga gasto, nga naghimo niini nga usa ka maayong solusyon alang sa umaabot nga mga teknolohiya sa pagputos.
4. **HBM Hybrid Bonding:** Ang 3D copper-copper (Cu-Cu) hybrid bonding usa ka importanteng teknolohiya para makab-ot ang ultra-fine pitch vertical interconnections tali sa mga chips. Kini nga teknolohiya gigamit na sa nagkalain-laing high-end server products, lakip na ang AMD EPYC para sa stacked SRAM ug CPUs, ingon man ang MI300 series para sa stacking CPU/GPU blocks sa I/O dies. Ang hybrid bonding gilauman nga adunay importanteng papel sa umaabot nga mga pag-uswag sa HBM, ilabi na para sa mga DRAM stack nga molapas sa 16-Hi o 20-Hi layers.
5. **Co-Packaged Optical Devices (CPO):** Tungod sa nagkadako nga panginahanglan alang sa mas taas nga data throughput ug power efficiency, ang optical interconnect technology nakakuha og dakong atensyon. Ang co-packaged optical devices (CPO) nahimong usa ka importanteng solusyon alang sa pagpalambo sa I/O bandwidth ug pagpakunhod sa konsumo sa enerhiya. Kon itandi sa tradisyonal nga electrical transmission, ang optical communication nagtanyag og daghang mga bentaha, lakip ang mas ubos nga signal attenuation sa lagyong distansya, pagkunhod sa crosstalk sensitivity, ug pag-usbaw sa bandwidth. Kini nga mga bentaha naghimo sa CPO nga usa ka sulundon nga kapilian alang sa data-intensive, energy-efficient nga mga HPC system.
**Mga Pangunang Merkado nga Bantayan:**
Ang pangunang merkado nga nagduso sa pag-uswag sa 2.5D ug 3D nga mga teknolohiya sa pagputos walay duhaduha nga mao ang sektor sa high-performance computing (HPC). Kini nga mga abante nga pamaagi sa pagputos hinungdanon alang sa pagbuntog sa mga limitasyon sa Balaod ni Moore, nga nagtugot sa daghang mga transistor, memorya, ug mga interkoneksyon sulod sa usa ka pakete. Ang pagkabungkag sa mga chip nagtugot usab sa labing maayo nga paggamit sa mga process node tali sa lainlaing mga functional block, sama sa pagbulag sa mga I/O block gikan sa mga processing block, nga dugang nga nagpalambo sa kahusayan.
Gawas sa high-performance computing (HPC), ang ubang mga merkado gilauman usab nga makab-ot ang pagtubo pinaagi sa pagsagop sa mga abante nga teknolohiya sa packaging. Sa mga sektor sa 5G ug 6G, ang mga inobasyon sama sa mga packaging antenna ug mga cutting-edge chip solution ang maghulma sa kaugmaon sa mga arkitektura sa wireless access network (RAN). Ang mga autonomous nga sakyanan makabenepisyo usab, tungod kay kini nga mga teknolohiya nagsuporta sa paghiusa sa mga sensor suite ug mga computing unit aron maproseso ang daghang kantidad sa datos samtang gisiguro ang kaluwasan, kasaligan, compactness, pagdumala sa gahum ug thermal, ug cost-effectiveness.
Ang mga consumer electronics (lakip ang mga smartphone, smartwatch, AR/VR device, PC, ug mga workstation) nagkadaghan ang naka-focus sa pagproseso sa dugang nga datos sa gagmay nga mga lugar, bisan pa sa mas dako nga paghatag gibug-aton sa gasto. Ang mga advanced semiconductor packaging adunay hinungdanon nga papel niini nga uso, bisan kung ang mga pamaagi sa pagputos mahimong lahi sa gigamit sa HPC.
Oras sa pag-post: Oktubre-07-2024