Ang packaging sa semiconductor miuswag gikan sa tradisyonal nga 1D PCB nga mga disenyo ngadto sa cutting-edge nga 3D hybrid bonding sa wafer level. Kini nga pag-uswag nagtugot sa interconnect nga gilay-on sa usa ka digit nga micron range, nga adunay mga bandwidth nga hangtod sa 1000 GB / s, samtang nagpadayon ang taas nga kahusayan sa enerhiya. Sa kinauyokan sa advanced semiconductor packaging nga mga teknolohiya mao ang 2.5D packaging (diin ang mga component gibutang sa kilid sa usa ka intermediary layer) ug 3D packaging (nga naglakip sa vertically stacking active chips). Kini nga mga teknolohiya hinungdanon alang sa kaugmaon sa mga sistema sa HPC.
Ang teknolohiya sa pagputos sa 2.5D naglangkit sa lainlaing mga materyal sa intermediary layer, ang matag usa adunay kaugalingon nga mga bentaha ug disbentaha. Ang Silicon (Si) intermediary layer, lakip ang bug-os nga passive silicon wafers ug localized silicon bridges, naila sa paghatag sa pinakamaayong mga kapabilidad sa mga wiring, nga naghimo niini nga sulundon alang sa high-performance computing. Bisan pa, mahal sila sa mga termino sa mga materyales ug paghimo ug mga limitasyon sa pag-atubang sa lugar sa pagputos. Aron maminusan ang kini nga mga isyu, ang paggamit sa mga lokal nga silicon nga tulay nagkadaghan, estratehikong gigamit ang silicon kung diin hinungdanon ang maayo nga pagpaandar samtang gitubag ang mga pagpugong sa lugar.
Ang mga organikong intermediary layer, gamit ang fan-out molded plastics, usa ka mas barato nga alternatibo sa silicon. Adunay sila usa ka ubos nga dielectric nga kanunay, nga nagpamenos sa paglangan sa RC sa pakete. Bisan pa sa kini nga mga bentaha, ang mga organikong intermediary layer nakigbisog aron makab-ot ang parehas nga lebel sa pagkunhod sa bahin sa interconnect sama sa packaging nga nakabase sa silicon, nga gilimitahan ang ilang pagsagop sa mga aplikasyon sa kompyuter nga adunay taas nga pasundayag.
Ang glass intermediary layers nakakuha ug dakong interes, ilabina human sa bag-ohay nga paglansad sa Intel sa glass-based test vehicle packaging. Ang salamin nagtanyag og daghang mga bentaha, sama sa adjustable coefficient of thermal expansion (CTE), taas nga dimensyon nga kalig-on, hapsay ug patag nga mga ibabaw, ug ang abilidad sa pagsuporta sa panel manufacturing, nga naghimo niini nga usa ka promising nga kandidato alang sa intermediary layers nga adunay mga kapabilidad sa mga wiring nga ikatandi sa silicon. Bisan pa, gawas sa mga teknikal nga hagit, ang panguna nga disbentaha sa mga layer sa tigpataliwala sa baso mao ang dili pa hamtong nga ekosistema ug karon nga kakulang sa dako nga kapasidad sa produksiyon. Samtang nagkahamtong ang ekosistema ug nag-uswag ang mga kapabilidad sa produksiyon, ang mga teknolohiya nga nakabase sa baso sa pakete sa semiconductor mahimong makakita sa dugang nga pagtubo ug pagsagop.
Sa termino sa 3D packaging nga teknolohiya, ang Cu-Cu bump-less hybrid bonding nahimong nag-unang innovative nga teknolohiya. Kini nga advanced nga teknik nakakab-ot sa permanente nga interconnections pinaagi sa paghiusa sa dielectric nga mga materyales (sama sa SiO2) uban sa embedded metal (Cu). Ang Cu-Cu hybrid bonding mahimong makab-ot ang mga gilay-on ubos sa 10 microns, kasagaran sa single-digit micron range, nga nagrepresentar sa usa ka mahinungdanon nga pag-uswag sa tradisyonal nga micro-bump nga teknolohiya, nga adunay mga bump spacings nga mga 40-50 microns. Ang mga bentaha sa hybrid bonding naglakip sa dugang nga I/O, gipausbaw nga bandwidth, gipaayo nga 3D vertical stacking, mas maayo nga power efficiency, ug pagkunhod sa mga parasitic effect ug thermal resistance tungod sa pagkawala sa bottom filling. Bisan pa, kini nga teknolohiya komplikado sa paghimo ug adunay mas taas nga gasto.
Ang 2.5D ug 3D nga mga teknolohiya sa packaging naglangkob sa lainlaing mga teknik sa pagputos. Sa 2.5D nga pagputos, depende sa pagpili sa intermediary layer nga mga materyales, kini mahimong ikategorya sa silicon-based, organic-based, ug glass-based intermediary layers, sama sa gipakita sa hulagway sa ibabaw. Sa 3D packaging, ang pagpalambo sa micro-bump nga teknolohiya nagtumong sa pagpakunhod sa mga dimensyon sa gilay-on, apan karon, pinaagi sa pagsagop sa hybrid bonding technology (usa ka direkta nga Cu-Cu nga pamaagi sa koneksyon), ang usa ka digit nga gilay-on nga mga dimensyon mahimong makab-ot, nga nagtimaan sa mahinungdanon nga pag-uswag sa uma. .
**Mga Panguna nga Trend sa Teknolohikal nga Tan-awon:**
1. **Lager Intermediary Layer Areas:** Ang IDTechEx kaniadto nagtagna nga tungod sa kalisud sa silicon intermediary layers nga milapas sa 3x reticle size nga limitasyon, ang 2.5D silicon bridge solutions sa dili madugay mopuli sa silicon intermediary layers isip pangunang pagpili alang sa pagputos sa HPC chips. Ang TSMC usa ka mayor nga supplier sa 2.5D silicon intermediary layers alang sa NVIDIA ug uban pang nanguna nga mga developer sa HPC sama sa Google ug Amazon, ug ang kompanya bag-o lang nagpahibalo sa mass production sa una nga henerasyon nga CoWoS_L nga adunay 3.5x reticle nga gidak-on. Gilauman sa IDTechEx nga kini nga uso magpadayon, uban ang dugang nga mga pag-uswag nga gihisgutan sa taho niini nga naglangkob sa mga dagkong magdudula.
2. **Panel-Level Packaging:** Panel-level packaging nahimong usa ka mahinungdanong pokus, ingon nga gipasiugda sa 2024 Taiwan International Semiconductor Exhibition. Kini nga pamaagi sa pagputos nagtugot sa paggamit sa mas dagkong intermediary layer ug makatabang sa pagpakunhod sa gasto pinaagi sa pagprodyus og daghang mga pakete nga dungan. Bisan pa sa potensyal niini, ang mga hagit sama sa pagdumala sa warpage kinahanglan gihapon nga atubangon. Ang nagkadako nga kabantog niini nagpakita sa nagkadako nga panginahanglan alang sa mas dako, mas epektibo nga mga intermediary layer.
3. **Glass Intermediary Layers:** Ang salamin mitumaw isip lig-on nga kandidato nga materyal para sa pagkab-ot sa maayong mga wiring, ikatandi sa silicon, nga adunay dugang nga mga bentaha sama sa adjustable CTE ug mas taas nga kasaligan. Ang mga lut-od nga tigpataliwala sa salamin nahiuyon usab sa pagputos sa lebel sa panel, nga nagtanyag sa potensyal alang sa mga high-density nga mga kable sa mas madumala nga gasto, nga naghimo niini nga usa ka maayong solusyon alang sa umaabot nga mga teknolohiya sa pagputos.
4. **HBM Hybrid Bonding:** Ang 3D copper-copper (Cu-Cu) hybrid bonding usa ka yawe nga teknolohiya alang sa pagkab-ot sa ultra-fine pitch vertical interconnections tali sa mga chips. Kini nga teknolohiya gigamit sa nagkalain-laing high-end nga mga produkto sa server, lakip ang AMD EPYC para sa stacked SRAM ug CPUs, ingon man ang MI300 series para sa stacking CPU/GPU blocks sa I/O dies. Ang Hybrid bonding gilauman nga adunay hinungdanon nga papel sa umaabot nga mga pag-uswag sa HBM, labi na sa mga stack sa DRAM nga sobra sa 16-Hi o 20-Hi nga mga layer.
5. **Co-Packaged Optical Devices (CPO):** Sa nagkadako nga panginahanglan alang sa mas taas nga data throughput ug power efficiency, ang optical interconnect nga teknolohiya nakakuha ug dakong pagtagad. Ang co-packaged optical devices (CPO) nahimong yawe nga solusyon alang sa pagpausbaw sa I/O bandwidth ug pagpakunhod sa konsumo sa enerhiya. Kung itandi sa tradisyonal nga transmission sa elektrisidad, ang optical nga komunikasyon nagtanyag daghang mga bentaha, lakip ang pagpaubos sa signal sa layo nga distansya, pagkunhod sa pagkasensitibo sa crosstalk, ug labi nga pagtaas sa bandwidth. Kini nga mga bentaha naghimo sa CPO nga usa ka sulundon nga kapilian alang sa kusog sa datos, kusog sa enerhiya nga mga sistema sa HPC.
**Mga Pangunang Merkado nga Tan-awon:**
Ang panguna nga merkado nga nagmaneho sa pag-uswag sa 2.5D ug 3D nga mga teknolohiya sa pagputos sa walay duhaduha mao ang high-performance computing (HPC) nga sektor. Kini nga mga advanced nga pamaagi sa pagputos hinungdanon alang sa pagbuntog sa mga limitasyon sa Balaod ni Moore, nga makapaarang sa daghang mga transistor, memorya, ug mga koneksyon sa sulod sa usa ka pakete. Ang pagkadunot sa mga chips usab nagtugot alang sa kamapuslanon nga paggamit sa mga node sa proseso tali sa lain-laing mga functional block, sama sa pagbulag sa mga bloke sa I/O gikan sa mga bloke sa pagproseso, dugang nga pagpausbaw sa kahusayan.
Gawas pa sa high-performance computing (HPC), ang ubang mga merkado gilauman usab nga makab-ot ang pagtubo pinaagi sa pagsagop sa mga advanced nga teknolohiya sa pagputos. Sa sektor sa 5G ug 6G, ang mga inobasyon sama sa packaging antenna ug cutting-edge chip solutions maghulma sa kaugmaon sa wireless access network (RAN) nga mga arkitektura. Makabenepisyo usab ang mga awtonomous nga awto, tungod kay kini nga mga teknolohiya nagsuporta sa paghiusa sa mga sensor suite ug mga yunit sa kompyuter aron maproseso ang daghang mga datos samtang gisiguro ang kaluwasan, kasaligan, pagkakomplikado, pagdumala sa gahum ug thermal, ug pagkaepektibo sa gasto.
Ang consumer electronics (lakip na ang mga smartphone, smartwatches, AR/VR device, PCs, ug workstations) mas naka-focus sa pagproseso sa mas daghang data sa mas gagmay nga mga luna, bisan pa sa mas dakong pagpasiugda sa gasto. Ang advanced semiconductor packaging adunay hinungdanon nga papel sa kini nga uso, bisan kung ang mga pamaagi sa pagputos mahimong lahi sa gigamit sa HPC.
Oras sa pag-post: Okt-25-2024